AURIX™ TC4xx Crashkurs: 32-Bit Multicore Mikrocontroller-Familie (Aurix-3G Dritte Generation)

Der AURIX™ TC4xx Crashkurs bietet Ihnen einen umfassenden Überblick über die 32-Bit Multicore Mikrocontroller-Familie der dritten Generation, bekannt als Aurix-3G. Entwickelt für Fachkräfte, die tief in die Systemarchitektur eintauchen möchten, vermittelt dieser Kurs wesentliche Kenntnisse über die zentralen Bausteine und die besonderen Merkmale dieser hochmodernen Technologie. Der Fokus liegt dabei auf der effizienten Anpassung von Software-Architekturen an die spezifischen Hardware-Komponenten, um leistungsstarke und zuverlässige Systeme zu konzipieren.

Teilnehmende des Kurses profitieren von einem kompakten Format, das schnelle Anwendungsmöglichkeiten in realen Projekten sicherstellt. Durch diesen Kurs erhalten Sie einen effektiven und zeitsparenden Einstieg in die komplexe Thematik des Multicore-Designs, da er wertvolle Praxisanleitungen bietet und auf die Sicherheitsaspekte fokussiert ist. Tatsächlich berichten viele Kunden davon, dass sie dadurch eine erhebliche Zeitersparnis von bis zu drei Monaten in ihren Projekten erzielen konnten.

Besonders hervorzuheben ist, dass Sie nach Abschluss des Kurses in der Lage sein werden, die Software-Architektur optimal auf die Hardware abzustimmen. Dies ermöglicht die Entwicklung effizienter Systeme, welche die besonderen Schutzmechanismen dieser Plattform sinnvoll integrieren. Bitte beachten Sie, dass die Kursunterlagen auf Englisch verfasst sind und die Teilnahme ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erfordert.

• Introduction
  • History
  • Markets/ Applications
  • Key Differentiators
  • Main Building Blocks
• System Architecture
  • Block Diagrams
  • Clustering und Accelerators
  • Main CPU Subsystems
  • Memory Architecture
  • Buses
  • Conclusions for Software Architecture
• Infrastructure
  • Crossbars
  • Peripheral Buses
  • Bridges
• Virtualization
  • Use Cases
  • Implementation Patterns
• TriCore™ CPU Subsystems
  • Core Architecture
  • Block Diagramm
  • Pipelines
  • Core Specific Function Registers
  • Register Files und Context Switching
  • Spezielle Instruktionen und Spinlock Beispiel
  • Erweiterungen für Virtualization
  • Trap System
  • Memory Protection Unit (MPU)
  • System Timer (STM)
• Protection Mechanisms
  • PROT
  • Access Protection Unit (APU)
• Interrupt Router
  • Configuration
  • Software Trigger
  • Broadcasting
  • External Interrupts
• System Control und Management
  • Clocking
  • Non Maskable Interrupts (NMI)
  • Reset
  • External Service Request Pins (ESR)
  • System Modes
  • Booting
• Safety Concept
  • Measures
  • Safety and Security Management Unit (SMU)
• Security Concept
  • Cybersecurity Real-Time Module (CSRM)
  • Cybersecurity Satellite
• Debug- und Trace-Aspekte
  • New internal Architecture
  • SMP vs. AMP Debug
• HINWEIS: Die Aurix-3G-Kursunterlagen sind auf Englisch
• HINWEIS: Für die Teilnahme am Aurix-3G-Training ist ein gültiges NDA (Non-disclosure Agreement) mit dem Bauteilhersteller erforderlich.